verilog always@(posedge clk or posedge clrb)表示 清零端是高电平有效吗

always@(posedge clk or posedge clrb)表示 清零端是高电平有效，

posedge代表上升沿；negedge代表下降沿；

代表clrb异步复位信号，如果没用posedge clrb，为同步复位信号，就是需要时钟跳变时，输出才发生变化。

触发器复位有高电平有效，也有低电平有效。