编写一个基于verilog的十人投票表决器的程序。。
module vote(vote1, vote2, vote3, vote4, vote5, vote6, vote7, vote8, vote9, vote10, go, result);
input vote1, vote2, vote3, vote4, vote5, vote6, vote7, vote8, vote9, vote10;
input go;
output result;
reg[3:0] sum;
always @ (*) begin
sum = vote1+vote2+vote3+vote4+vote5+vote6+vote7+vote8+vote9+vote10;
end
assign result = go ? ((sum<5) ? 1'b0 : 1'b1) : 1'bz;
endmodule